В межсетевых соединениях чип упрощает задачи интеграции большого количества элементов обработки. Маршрутизаторы являются основой сетей. Буферы и перекладины в маршрутизаторе потребляют значительную площадь и мощность сети. Уменьшение буферов может привести к ухудшению производительности сети. Двойная архитектура маршрутизатора «Xbar» сочетает в себе буферную функцию для уменьшения энергии чтения и записи с помощью двух ригелей. В то время как технология сгибания коммутатора введена для уменьшения плотности проволоки и уменьшения мультиплексов в перекладине за счет увеличения использования ресурсов. В этой статье мы предлагаем оценить дизайн и анализ эффективности архитектуры маршрутизаторов.

Увеличение пропускной способности

Производительность архитектуры оценивается с использованием платформы OMNET ++ при различных условиях нагрузки. Результаты моделирования показывают, что небольшое увеличение пропускной способности и уменьшение энергии чтения или записи буфера в среднем на сорок шесть процентов выше при нагрузках в предлагаемом роутере «Folded Dual Xbar» по сравнению с обычной архитектурой. «Folded Dual Xbar» обеспечивает увеличение пропускной способности не менее, чем на шестнадцать процентов по сравнению с традиционной архитектурой с уменьшенной мощностью чтения или записи. Пропускная способность уменьшилась только на семь процентов по сравнению с преимуществом распределенной плотности провода. Благодаря продвижению в технологии глубоких субмикрон, элементы дизайна и анализа обработки на чипе растут с течением времени. Традиционная технология «System-on-Chip» (SoC) использует выделенные провода для связи между IP-ядрами. Тенденция увеличения элементов обработки на чипе повышает сложность коммуникации и влияет на масштабируемость. Паразитные эффекты становятся доминирующими с большим количеством межсоединений.

Стоимость системы

Система SoC сильно зависит от межсоединений, которые играют важную роль в энергопотреблении, производительности и общем размере системы. Чтобы свести к минимуму ограничения технологии SoC, Network-on-Chip (NoC) вводится для улучшения коммуникационной инфраструктуры в SoC3, выделенные провода для соединения заменяются на сеть с небольшим количеством ссылок для маршрутизации пакетов от источника к месту назначения. NoC предлагает гибкость для интеграции большого количества IP-ядер на чипе, и поддерживает глобально асинхронный локально синхронный (GALS) архитектуры, которые состоят из локально синхронных модулей, связаных через глобально асинхронные сети. Эта концепция разбивает единый тактовый домен на несколько доменов. Распределенный характер NoC хорошо подходит для нескольких тактовых доменов. Буферы и перекладины являются наиболее важными компонентами архитектуры маршрутизаторов. Они потребляют значительную часть площади и мощности в сети, которая определяет стоимость системы. Увеличение пропускной способности обеспечивает низкую задержку сети.